Au sein de l’équipe du L3I, vous participerez au développement et la conception d’une architecture analogique et mixte reconfigurable, de type analog-to-information, dédiée au traitement intégré de signaux analogiques. Ces architectures permettent d’apporter des gains significatifs (consommation / surface / performance) par rapport aux solutions classiques de l’état de l’art, grâce à une optimisation end-to-end de la chaine d’acquisition globale par Deep Learning. Ce développement pourra concerner des domaines applicatifs variés (optique, audio, RF).

Dans ce cadre, vous serez en charge de concevoir un circuit en technologie CMOS à des fins de preuve de concept. Une partie clé de ce travail repose sur la conception et l’optimisation fine de blocs analogiques ou mixtes, sous forte contrainte de surface et de consommation.

Dans le cadre de ce poste d’ingénieur(e) en conception circuits intégrés mixtes vos missions principales porteront précisément sur les aspects suivants :

• Schémas:  dimensionnement niveau transistor des différents blocs.
• Simulations bas niveau : Validation des schémas électriques par simulations.
• Simulations haut niveau : Validation des performances de la chaîne complète.
• Simulations post-layout.
• Rapports de conception.

Ce travail sera réalisé en collaboration avec une équipe spécialisée dans le développement et la mise en œuvre de modèles de Deep Learning.

Rejoignez-nous pour relever les défis technologiques de demain dans un environnement scientifique multidisciplinaire dynamique et stimulant !

Qu’attendons-nous de vous ?

L’indispensable c’est :

· Etre diplômé d’une école d’ingénieur, d’un master ou d’un doctorat en conception électronique / microélectronique avec une expérience professionnelle en conception de circuit intégré analogique.

·  Maitriser le flot et les outils de conception « full custom » basé sur un environnement Cadence Virtuoso, notamment pour la saisie de schéma et la simulation électrique.

Vos atouts, ce sont :

·  Une bonne connaissance générale du processus de développement de Circuit Intégré en technologie CMOS et, plus particulièrement, une expérience pratique de la conception de blocs analogiques (amplificateurs, S/H, ADC/DAC, référence de tension/courant).

· L’esprit d’initiative et d’autonomie, et des qualités relationnelles facilitant le travail en équipe.

Le plus, c’est :

· La capacité à appréhender le développement d’un ASIC dans toutes ses dimensions, du bloc élémentaire jusqu’au top d’un circuit mixte, avec une expérience de l’implémentation physique.

· Des connaissances dans le domaine du Machine Learning, et notamment des environnements de développement (TensorFlow).

Vous avez encore un doute ? Nous vous proposons :

o   Un écosystème de recherche à la pointe, unique en son genre et dédié à des thématiques à fort enjeu sociétal, reconnu internationalement,

o Des installations technologiques de dernière génération,

o Un cadre de travail agréable et une équipe engagée,

o Un poste au cœur de la métropole grenobloise, facilement accessible via la mobilité douce encouragée financièrement par le CEA,

o Un équilibre vie privée – vie professionnelle reconnu,

o Un accord QVT incluant la possibilité de télétravail si le poste est éligible,

o Une rémunération adaptée prenant en compte votre profil et expérience professionnelle, bénéficiant d’une progression régulière,

o Une épargne entreprise abondée par le CEA,

o Une politique diversité et inclusion,

o Un environnement propice aux évolutions professionnelles, par des formations et de l’accompagnement à la mobilité,

o Un CSE actif en termes de loisirs et d’activités extra-professionnelles.

Conformément aux engagements pris par le CEA en faveur de l'intégration des personnes handicapées, cet emploi est ouvert à toutes et à tous. Le CEA propose des aménagements et/ou des possibilités d'organisation pour l’inclusion des travailleurs handicapés.